da Hardware Upgrade :
Non solo processi produttivi, TSMC ha annunciato altre novità che daranno modo ai propri clienti di creare prodotti sempre più complessi e avanzati: una nuova generazione di System-on-Wafer (CoW-SoW) e Compact Universal Photonic Engine (COUPE).
La società taiwanese offre la tecnologia InFO-SoW dal 2020 e, finora, solo Cerebras e Tesla hanno sviluppato progetti chiamati “Wafer Scale” che, come fa intendere il nome, occupano un intero wafer: se da una parte questo permette di avere alte prestazioni ed efficienza, si tratta di progetti estremamente complessi da sviluppare e produrre.
Clicca per ingrandire
TSMC ritiene che questo tipo di design, sulla spinta dell’intelligenza artificiale, diventeranno più comuni, ed è per questo motivo che è pronta ad alzare l’asticella introducendo la tridimensionalità, ovvero lo stacking verticale per progetti System-on-Wafer.
Ce ne parla Anandtech, spiegando che a fronte di vantaggi come comunicazioni core to core a bassa latenza e alta bandwidth, alte prestazioni, ridondanza ed efficienza, soluzioni come i processori Wafer Scale di Tesla Dojo basati su tecnologia inFO-SoW “devono fare affidamento esclusivamente sulla memoria on-chip”.
Clicca per ingrandire
Sebbene ciò sia adeguato per molte applicazioni, potrebbe non essere sufficiente per i carichi di lavoro IA di prossima generazione. “Inoltre”, scrive il sito “con InFO-SoW l’intero wafer deve essere lavorato usando un’unica tecnologia produttiva, che potrebbe non essere ottimale o troppo costosa per determinati progetti”.
Di conseguenza con la nuova generazione della tecnologia System-On-Wafer, TSMC prevede di “riunire due delle sue tecnologie di packaging: InFO-SoW e System on Integrated Chips (SoIC) per impilare memoria o elementi logici su un System-On-Wafer usando il metodo Chip-on-Wafer (CoW). La tecnologia CoW-SoW, annunciata dall’azienda al North American Technology Symposium, sarà pronta per la produzione di massa nel 2027“.
“Le integrazioni a livello di wafer consentiranno ai nostri clienti di integrare ancora più logica e memoria insieme”, ha affermato Kevin Zhang, vicepresidente dello sviluppo aziendale presso TSMC. “SoW non è più una finzione, è qualcosa su cui già lavoriamo con i nostri clienti per produrre alcuni dei prodotti già esistenti”.
Compact Universal Photonic Engine (COUPE) è invece una tecnologia che usa la tecnologia di chip stacking SoIC-X per “impilare un die elettrico su uno fotonico (EIC-on-PIC), offrendo una minore impedenza all’interfaccia die to die e un’efficienza energetica superiore rispetto ai metodi di stacking tradizionali”.
Clicca per ingrandire
Le connessioni ottiche, in particolare la fotonica del silicio, si rendono sempre più necessarie per il collegamento dei grandi datacenter ad altissima velocità. Con COUPE, TSMC punta a offrire connettività ottica fino a 12,8 Tbps ai propri clienti, ma in un percorso “a tappe”. La prima generazione sarà introdotta sperimentalmente nel 2025 in dispositivi OSFP pluggable e opererà a 1,6 Tbps, il doppio dell’attuale Ethernet basata sul rame (800 Gbps).
La seconda generazione, prevista nel 2026, punta all’integrazione nel packaging CoWoS come “co-packaged optics” (CPO), portando quindi le interconnessioni ottiche direttamente nel package. Questa versione toccherà fino a 6,4 Tbps con latenza ridotta rispetto alla prima versione.
Infine, la terza implementazione di COUPE prevede l’integrazione direttamente nell’interposer, cosa che avvicinerà la connettività ottica direttamente al processore portandola a raggiungere i 12,8 Tbps.